在一年一度的 Hot Chips 2026 科技大會上，藍色巨人 IBM 推出了全球首款雙指令集架構（Dual-ISA）的大型主機處理器。這款晶片是自 2026 年 4 月 IBM 與 Arm 建立策略合作夥伴關係以來的首個處理器里程碑，允許企業在未來的 IBM Z 和 LinuxONE 系統中，同時且原生執行來自 IBM Z 與 Arm 運算平台的作業系統與應用程式。

傳統的多架構設計多採用在單一晶片上放置不同類型核心（例如 Intel 的效能與效率核）或是透過軟體模擬來達成。然而，這款下一代晶片採用了全新的革命性設計，就是將 Arm 的指令集架構直接整合進大型主機的核心內部。

這樣的創新設計代表著該晶片的每個處理器核心，都能在不犧牲效能、安全性、加密與高可用性的前提下，同時且原生執行 Arm 與 IBM Z（或 LinuxONE）指令。企業將能在享有大型主機強大安全與可靠性的同時，直接運作 Arm 原生的 Linux 環境，進而與 z/OS 及 Linux on IBM Z 進行無縫協作。

這款專為關鍵任務與密集型數據處理設計的處理器，硬體規格堪稱頂級：

1.先進製程與時脈：採用三星 2 奈米製程技術製造，晶片內含 11 個高效能核心，運行時脈高達 5.7 GHz 以上。

2.低延遲多級快取：每個核心配備 36 MB 的私有 L2 快取，並能融合形成高達 432 MB 的虛擬 L3 快取，以及高達 3.5 GB 的虛擬 L4 快取，能為企業級交易與資料庫提供極低的存取延遲。

3.晶片級加速器：內建專屬的資料處理單元（DPU）用於 I/O 加速，並整合了 AI 推理加速器（可用於交易中的即時詐欺檢測），以及數據壓縮、密碼學與排序加速器，這些硬體加速功能也完整延伸至 Arm 生態系統。

4.全面硬體支援：核心全面硬體達到 AArch64 v9.3 與 SVE（可伸縮向量延伸技術）支援，共計支援多達 2,792 條 AArch64 指令。

目前，全球擁有超過 2200 萬名開發者活躍於 Arm 軟體生態系統中，推動著雲端到邊緣的 cloud-native 及 AI 軟體發展。相應地，IBM 的大型主機系統承載著全球 68% 的生產級 IT 工作，全球前 100 大銀行中更有 77 家依賴 IBM Z 與 LinuxONE，其交易價值更佔了全球總交易價值的 70%。

IBM 系統開發 Fellow 兼技術長 Christian Jacobi 表示，透過將 Arm 原生引入我們的平台，我們成功將業界成長最快的軟體生態系統，與奠定現代商業基石的 IBM 大型主機優勢結合，為企業轉型與 AI 整合提供了更寬廣的基礎設施選擇。

Arm 雲端 AI 執行副總裁 Mohamed Awad 也指出，隨著 AI 規模化發展，運算領域正加速向 Arm 匯聚；本次合作將 Arm 的運算實力與軟體生態延伸至大型主機這類高規格且受到嚴格監管的平台，有助於企業在部署關鍵任務時擁有更彈性的選擇。

IBM強調，在虛擬化層面，該晶片支援兩層虛擬化技術。企業將可透過 KVM 與 OpenShift 虛擬化技術，在同一大型主機硬體上，同時運行傳統的 s390x（Z 架構）與 Arm64 架構的虛擬機器。雖然目前除了 Linux 之外暫無其他作業系統的支援計畫，但這已足以讓 Arm 的 Linux 工作負載與 Z 架構核心業務並行。

儘管這款下一代 IBM Z 晶片距離正式商用仍需數年時間，但 IBM 證實，該晶片已準備在近期內進行設計定案（Tape-out），並將持續按照既定的節奏推進研發計畫。

咁大cache 延遲一定好大

咁大cache 延遲一定好大

係咪閱讀理解fail?

咁大cache 延遲一定好大

係咪閱讀理解fail?

你係咪唔識晶片設計
每個核心配備 36 MB 的私有 L2 快取，並能融合形成高達 432 MB 的虛擬 L3 快取，以及高達 3.5 GB 的虛擬 L4 快取，能為企業級交易與資料庫提供極低的存取延遲。

cache裡面要decode， cache越大 decoder要越多層
你唔向左走向右走識 一係就去讀返個EE學位 一係就問Ai啦
我負責設計CPU嘅工程師，根本唔負責對外面HBM嘅延遲，我在乎嘅係CPU裡面cache到core裡面嘅延遲
cpu內嘅延遲係自己部門嘅問題
資料庫嘅HBM到core係跨部門嘅事，即係唔關我事，係上面腦細嘅事

咁大cache 延遲一定好大

係咪閱讀理解fail?

你係咪唔識晶片設計
每個核心配備 36 MB 的私有 L2 快取，並能融合形成高達 432 MB 的虛擬 L3 快取，以及高達 3.5 GB 的虛擬 L4 快取，能為企業級交易與資料庫提供極低的存取延遲。

cache裡面要decode， cache越大 decoder要越多層
你唔向左走向右走識 一係就去讀返個EE學位 一係就問Ai啦
我負責設計CPU嘅工程師，根本唔負責對外面HBM嘅延遲，我在乎嘅係CPU裡面cache到core裡面嘅延遲
cpu內嘅延遲係自己部門嘅問題
資料庫嘅HBM到core係跨部門嘅事，即係唔關我事，係上面腦細嘅事

係咪閱讀理解fail?